東京高等裁判所 平成６年（行ケ）２７３号 判決 1997年5月08日
神奈川県川崎市幸区堀川町７２番地
原告
株式会社東芝
同代表者代表取締役
西室泰三
同訴訟代理人弁理士
鈴江武彦
同
村松貞男
同
野河信久
同
布施田勝正
同
櫻木信義
同
刈谷光男
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官 荒井寿光
同指定代理人
菅野嘉昭
同
江口能弘
同
及川泰嘉
同
小池隆
主文
原告の請求を棄却する
訴訟費用は原告の負担とする。
事実
第１ 当事者の求めた裁判
１ 原告
「特許庁が平成５年審判第１９７０１号事件について平成６年９月２０日にした審決を取り消す。訴訟費用は被告の負担とする。」との判決
２ 被告
主文と同旨の判決
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、昭和６２年１１月２０日、名称を「アドレス選択回路」とする発明（以下、「本願発明」という。）につき、昭和５４年特許願第１２８３９２号（昭和５４年１０月４日出願）からの分割出願として、特許出願（昭和６２年特許願第２９１９１７号）をし、平成３年１０月９日出願公告されたが、特許異議の申立てがあり、平成５年９月１４日に拒絶査定を受けたので、同年１０月１３日審判を請求した。特許庁は、この請求を平成５年審判第１９７０１号事件として審理した結果、平成６年９月２０日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年１１月２日原告に送達された。
２ 本願発明の要旨
アドレス入力Ａ1～Ａnで２n（ｎは自然数）個以内のアドレス選択を行なうアドレス選択回路において、少なくとも第１のデコーダ回路と第２のデコーダ回路と前記第１及び第２のデコーダ回路に接続されるバッファ回路とを具備し、前記第１、第２のデコーダ回路はそれぞれ第１の電圧供給端子と第２の電圧供給端子間に設けられ、前記第１のデコーダ回路はアドレスＡ1～Ａ1（ｉは自然数でi＜n）により出力論理レベルを選択し、前記第２のデコーダ回路はアドレスＡ1＋1～Ａnにより出力論理の組み合せを選択し、前記バッファ回路の動作は前記第１及び第２のデコーダ回路の出力信号により制御され、選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化が遅い方の出力信号であり、アドレス選択状態ではこのバッファ回路の出力端と第１の電圧供給端子を接続し、アドレス非選択状態及び前記選択動作が最終的に制御されるまでの間はこのバッファ回路の出力端と第２の電圧供給端子とを接続することを特徴とするアドレス選択回路。
３ 審決の理由の要点
(1) 本願発明の要旨は、前項記載のとおりである。
(2)<１> これに対し、「１９７７ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ（Ｆｅｂ．１６、１９７７）１２－１３頁」（以下「引用例１」という。）には、特に第４図を参照すると、５ビットのアドレス信号が入力されるトランジスタＴ1～Ｔ3、プリチャージトランジスタＴ8、出力用トランジスタＴ4からなる第１デコーダ回路と、２ビットのアドレス信号をデコードする第２デコーダ回路と、第１デコーダ回路の出力がバッファ用トランジスタＴ5を介して入力され、さらに、第２デコーダ回路の出力も入力される、トランジスタＴ6、Ｔ7で構成された４つのバッファ回路を具備する行選択回路が記載されている。
引用例１の第１のデコーダ回路は、第１の電圧供給端子ＶDDと、第２の電圧供給端子の接地間に設けられており、一般にデコーダ回路が電源電圧端子と接地端子間に接続されるものであることを考慮すれば、第２デコーダ回路についても明示はされていないが、電源電圧端子と接地端子間に接続されているものとみることができる。
<２> 次に、特開昭４９－６８６３１号公報（以下「引用例２」という。）には、アドレス選択状態ではバッファ回路の出力端と第１の電圧供給端子（電源電圧端子）を接続し、デコーダ回路の出力が確定しない間、即ち、アドレス非選択状態及び前記選択動作が最終的に制御されるまでの間はこのバッファ回路の出力端と第２の電圧供給端子（接地端子）とを接続することが記載されている。
(3) 本願発明と引用例１とを比較対比すると、引用例１においては、７ビットのアドレス選択回路において、５ビットの第１デコーダ回路と２ビットの第２デコーダ回路が設けられているから、この構成は本願発明「第１のデコーダ回路はアドレスＡ1～Ａ1（ｉは自然数でｉ＜ｎ、この場合にはｉ＝５、ｎ＝７）により出力論理レベルを選択し、前記第２のデコーダ回路はアドレスＡ1＋1～Ａnにより出力論理の組み合せを選択」する構成に該当し、また、引用例１のバッファ回路は、第１デコーダ回路の出力信号が入力されるトランジスタＴ5と、第２デコーダ回路の出力信号が入力されるトランジスタＴ7の動作に基づきトランジスタＴ6から行選択信号が出力される構成であること、即ち、第１デコーダ回路と第２デコーダ回路の出力信号が共に入力された後（両者の信号の遅い方の信号が入力された後）にバッファ回路が動作する構成であるから、この構成は本願発明の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化の遅い方の出力信号である」構成に該当する。
したがって、本願発明と引用例１とは、
「アドレス入力Ａ1～Ａnで２n（ｎは自然数）個以内のアドレス選択を行なうアドレス選択回路において、少なくとも第１のデコーダ回路と第２のデコーダ回路と前記第１及び第２のデコーダ回路に接続されるバッファ回路とを具備し、前記第１、第２のデコーダ回路はそれぞれ第１の電圧供給端子と第２の電圧供給端子間に設けられ、前記第１のデコーダ回路はＡ1～Ａ1（ｉは自然数でｉ＜ｎ）により出力論理レベルを選択し、前記第２のデコーダ回路はアドレスＡ1＋1～Ａnにより出力論理の組み合せを選択し、前記バッファ回路の動作は前記第１及び第２のデコーダ回路の出力信号により制御され、選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化が遅い方の出力信号である」点で一致し、
本願発明が、「アドレス選択状態ではこのバッファ回路の出力端と第１の電圧供給端子を接続し、アドレス非選択状態及び前記選択動作が最終的に制御されるまでの間はこのバッファ回路の出力端と第２の電圧供給端子とを接続する」ものであるのに対して、引用例１にはこのような構成を具備していない点で相違する。
(4)<１> 上記相違点について検討する。この種アドレス選択回路において、本願発明のように「アドレス選択状態ではこのバッファ回路の出力端と第１の電圧供給端子を接続し、アドレス非選択状態及び前記選択動作が最終的に制御されるまでの間はこのバッファ回路の出力端と第２の電圧供給端子とを接続する」構成とすることは、引用例２に記載されており、引用例１において、アドレスの選択、非選択の状態に応じてバッファ回路の出力端を電源電圧端子または接地端子に接続する構成とするようなことは、引用例２に記載のところから、当業者が格別な困難性を要することなく容易に推考、実施することができたことと認める。
<２> また、本願発明によって得られる効果も当業者が予測可能な範囲に止まるものであり、格別なものとはいえない。
(5) なお、特許請求の範囲の記載からは明確ではないが、本願発明において、バッファ回路が他の制御信号を用いることなく行デコーダ回路の出力で制御されるものであるとしても、このような点についても、例えば、「株式会社工業調査会発行 電子材料ｖｏｌ．１８Ｎｏ９ Ｐ６－７」（本訴における甲第７号証）に記載されているように、当該技術分野において周知の事項であり、格別なものとはいえないことを付記する。
(6) したがって、本願発明は、引用例１及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法２９条２項の規定により特許を受けることができない。
４ 審決の取消事由
審決の理由の要点(1)、(2)は認める。
同(3)のうち、引用例１のバッファ回路の構成は、本願発明の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化の遅い方の出力信号である」構成に該当すること、及び、本願発明と引用例１とは、選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化が遅い方の出力信号である点で一致することは、争い、その余は認める。
同(4)ないし(6)は争う。
審決は、本願発明と引用例１に記載された発明（以下、「引用発明１」という。）との一致点を誤認し（取消事由１）、かつ、予備的にされたその点についての判断も誤り（取消事由２）、相違点についての判断（取消事由３）及び本願発明の効果（取消事由４）についての判断を誤った結果、進歩性の判断を誤った違法があるから、取り消されるべきである。
(1) 審決取消事由１（一致点の認定の誤り）
審決は、引用発明１のバッファ回路の構成は、本願発明の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化の遅い方の出力信号である」構成に該当し、本願発明と引用発明１とは、選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化が遅い方の出力信号である点で一致すると認定するが、誤りである。
<１> 本願の特許請求の範囲の解釈からしても、また本願発明の実施例から判断しても、本願の特許請求の範囲の「選択動作」は、「バッファ回路自体が行う選択動作」と解釈すべきである。
すなわち、本願の特許請求の範囲には、「前記バッファ回路の動作は前記第１及び第２のデコーダ回路の出力信号により制御され、」と明確に記載されている。これを文言どおり解釈すれば、「バッファ回路自体が動作を行い、このバッファ回路自体の動作が第１及び第２のデコーダ回路の出力信号により制御される」と解するのが正しい解釈である。そして、本願の特許請求の範囲の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化の遅い方の出力信号であり、」との記載は、バッファ回路の構成を規定したその直前の記載、「前記バッファ回路の動作は前記第１及び第２のデコーダ回路の出力信号により制御され、」をさらに詳細に限定しているものであり、バッファ回路の構成を規定したものにほかならない。
本願明細書の第３図（別紙参照）を参照しても、第１のデコーダ回路の出力（端子２５の信号）と第２のデコーダ回路の出力（端子２８1～4と端子３１1～4）によってバッファ回路の動作は制御され、バッファ回路は、第１のデコーダ回路の出力及び第２のデコーダ回路の出力にしたがって動作し、出力（端子３６）を選択状態あるいは非選択状態にしている。
<２> これに対し、引用発明１のバッファ回路は、第１のデコーダ回路と第２のデコーダ回路の出力信号が共に入力された後にバッファ回路が動作する構成ではあるが、バッファ回路に各デコーダ回路の出力が共に入力された後、ロウイネイブル信号（ROW ENABLE信号）が入力され、この最後に入力されたロウイネイブル信号によりバッファ回路の出力が決定するものである。
<３> このように、本願の特許請求の範囲の「選択動作」は、「バッファ回路自体が行う選択動作」であるから、本願発明では、選択動作を最終的に制御する信号、すなわち「バッファ甲路自体が行う選択動作」を最終的に制御する信号は「第１のデコーダ回路と第２のデコーダ回路のうち出力の変化が遅い方の出力信号」である。これに対し、引用発明１のアドレス選択回路では、選択動作を最終的に制御する信号は、「第１のデコーダ回路と第２のデコーダ回路のうち出力の変化が遅い方の出力信号」より後に発生する「ロウイネイブル信号」である。
したがって、引用発明１のバッファ回路の構成は本願発明の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化の遅い方の出力信号である」構成に該当するとした審決の認定は、誤りである。
<４> 被告は、バッファ回路は本来互いに動作レベルの異なる回路間のインターフェイスを正しく行うために中間に置かれる回路であって、回路動作そのものを選択する機能は有しない旨主張する。しかしながら、バッファ回路の一般的な解釈が被告主張のとおりであるとしても、本願の特許請求の範囲を文字どおり解釈すれば、原告主張のとおりに解するほかはないものである。
(2) 取消事由２（予備的判断の誤り）
審決は、本願発明において、バッファ回路が他の制御信号を用いることなく行デコーダ回路の出力で制御されるものであるとしても、その点は、例えば甲第７号証に記載されているように周知の事項である旨判断するが、誤りである。
<１> 甲第７号証に記載されている周知事項を２つのデコーダ回路に適用して、バッファ回路が他の制御信号を用いることなく２つのデコーダ回路の出力で制御されるように構成したとしても、２つのデコーダ回路のいずれか一方から出力が生成されると、バッファ回路はそれに応じて出力を生ずることになる。そのため、２つのデコーダ回路を使用する場合、２つのデコーダ回路から出力が生じた場合にのみバッファ回路が出力を生成する手段を設けることが必要となり、回路が複雑化、大型化する欠点が生じる。本願発明では、特許請求の範囲に記載されている構成とすることで、この欠点を軽減しているが、甲第７号証には、甲第７号証に記載された周知事項を２つのデコーダ回路に適用する際に本願の特許請求の範囲に記載されているような構成を採用することが可能である旨を示唆する記載は存在しない。
また、引用発明１では、両方のデコーダ回路から出力が生じた場合にのみバッファ回路からの出力を生成するために、ロウイネイブル信号を制御信号として使用している。しかしながら、ロウイネイブル信号のような制御信号は、２個のデコーダ回路を使用する際に両方のデコーダ回路から出力が生じた場合にのみ出力を生成する必要があるために使用されるものであり、甲第７号証のようにデコーダ回路が１個の装置ではロウイネイブル信号のような制御信号を使用する必要性は存在しない。したがって、甲第７号証に記載されている周知事項とされる装置を、ロウイネイブル信号を使用する引用発明１のような２個のデコーダ回路を使用する装置に適用し、制御信号を用いることなく、一定しないタイミングの２つのデコーダ回路の両方の出力が生じた場合にのみバッファ回路に対する出力を生成する手段を考えることは自明なことではない。
<２> 被告は、論理回路のようなものを設ける必要性は、デコーダ回路が２つの部分から構成されることに起因する旨主張するが、そうであれば、そのような構成が引用発明１においても当然使用されているはずであるが、引用発明１ではそのようなものは使用されていない。さらに、そのような論理回路が必要であるとしても、どのような論理回路を使用したらよいかは容易に想到し得るものではない。
(3) 取消事由３（相違点についての判断の誤り）
審決は、引用発明１において、アドレスの選択、非選択の状態に応じてバッファ回路の出力端を電源電圧端子または接地端子に接続する構成とするようなことは、引用例２に記載のところから、容易に推考できたことである旨判断するが、誤りである。
<１> 本願の特許請求の範囲にいう「選択動作」が「バッファ回路の選択動作」を指すことは前記のとおりであり、そうすると、「両デコーダの出力確定を待つ間に非選択時と同様にバッファ回路の出力端を第２の電圧供給端子に接続しておく」構成は、本願の特許請求の範囲に実質的に記載されているものである。
<２> 本願発明の目的は、高速のアドレス選択動作を達成することにある。そのため、「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化の遅い方の出力信号である」ように構成し、アドレス選択の動作のタイミングに特徴がある。これに対し、引用発明１は小形化が解決課題であるため、本願発明と引用発明１はその解決課題を全く異にする。
一方、引用例２に記載されている発明（以下「引用発明２」という。）は、１つのデコーダ回路から構成され、アドレス選択を制御する信号は単一のデコーダ回路からの出力信号のみである。２つのデコーダ回路からバッファ回路に入力される信号のタイミングが本願発明とは異なる引用発明１に、２つのデコーダ回路から入力される信号のタイミングを規定する構成を具備していない、単一のデコーダ回路から構成されている引用発明２を組み合わせたとしても、到底本願発明の技術的課題を解決することはできない。
(4) 取消事由４（効果の看過）
審決は、本願発明によって得られる効果も当業者が予測可能な範囲に止まるものであり、格別なものとはいえないと判断するが、誤りである。
<１> 引用発明１では、第１のデコーダ回路と第２のデコーダ回路の出力が確定し、この確定された信号をバッファ回路に入力した後に、ロウイネイブル信号をバッファ回路に入力する必要があるが、デコーダ回路の出力が確定する前にロウイネイブル信号が入力されるとバッファ回路が誤動作する。このため、デコーダ回路の出力が確定するまでの余裕を十分に設けなければならず、アドレス信号が変更してからバッファ回路が実際に動作するまでの時間が非常に長くなる。
これに対し、本願発明は、第１のデコーダ回路と第２のデコーダ回路のうち出力の遅い方の出力信号によりバッファ回路の出力を決定するため、デコーダ回路の出力が確定するまでの余裕分だけアドレス選択が速くなるという格別の効果がある。
<２> また、本願発明は、両デコーダ回路の出力確定を待つ間に非選択時と同様にバッファ回路の出力端を第２の電圧供給端子に接続しておくので、たとえ一時的にでも複数の行線が選択されてしまうことを避けることができるという格別の効果がある。
第３ 原告の主張に対する認否及び反論
１ 請求の原因１ないし３は認める。同４のうち、(1)<２>は認め、その余は争う。審決の認定、判断は正当であり、原告主張の誤りはない。
２ 反論
(1) 取消事由１について
本願の特許請求の範囲は、第１のデコーダ回路と第２のデコーダ回路のうち出力の変化が遅い方の出力信号が選択動作を最終的に制御することを規定しているに止まり、本願の特許請求の範囲の「選択動作」は、「バッファ回路を選択する動作」の意味である。
<１> 本願明細書にも、「バッファ２３の選ばれ方は以下に示すように４通りできる。」（甲第２号証４欄３７行、３８行）、「ここでバッファ回路２３が選択される場合を考えると、」（同６欄１３行、１４行）等のように、「バッファ回路を選択する」との表現しか使われておらず、「バッファ回路が選択する」という表現は使われていない。
また、本願明細書第３図（別紙参照）の実施例の動作を追ってみても、４つ示されているバッファ回路２３1、２３2、２３3、２３4のうちの１つがデコーダの出力により選択されていることは明らかである。
本願発明の実施例においては、「選択動作を最終的に制御する信号」が「バッファ回路の出力を最終的に決定している」ものであるとしても、特許請求の範囲の文言を実施例に限定して解釈しなければならないという必然性はないものである。
<２> 一般に、アドレス選択回路においては、常に「選択動作を最終的に制御する信号」がバッファ回路の出力を最終的に決定するものではない。実際、引用発明１には、「選択動作を最終的に制御する信号」ではない信号であるロウイネイブル信号が、バッファ回路の出力を最終的に決定しているアドレス選択回路が記載されている。
また、バッファ回路とは、本来、「互いに動作レベルの異なる回路間のインターフェースを正しく行うために中間に置かれる回路」であって、回路動作そのものを選択する機能は有していない。
(2) 取消事由２について
「バッファ回路が他の制御信号を用いることなく行デコーダ回路の出力で制御されるものである」型のアドレス選択回路は、周知である。そして、この周知事項を引用発明１に適用する際に、原告主張の困難性は存在しない。
<１> 原告は、甲第７号証に記載されているような周知のバッファ回路の構成を２つのデコーダ回路を組み合わせて使用する回路に適用すると、２つのデコーダ回路の出力を結合して、それら２つの出力のレベルによって決まる１つの出力を得るための論理回路と、その論理回路の出力をうけるバッファ回路を必要とし、回路は複雑、大型化する旨主張するが、甲第７号証に記載されているような周知のバッファ回路の構成を２つのデコーダ回路を組み合わせて使用する回路に適用している点は、本願発明も同じであり、原告の主張は自己矛盾を来している。
論理回路とその論理回路の出力を受けるバッファ回路によって構成することの必要性は、デコーダ回路が２つの部分から構成されることに起因する必要性である。そして、引用発明１では、トランジスタＴ5、Ｔ6、Ｔ7で構成されている部分が、２個のデコーダ回路の両方の出力が生じた場合にのみ出力を生成しているから、一定しないタイミングの２個のデコーダ回路の両方の出力が生じた場合にのみ出力を生成する手段を考え、それを用いることは、引用例１から容易に想到し得ることである。
<２> また、引用発明１においては、ロウイネイブル信号を入力することにより、なぜ回路の複雑化、大型化を軽減できたのかを論理的に説明していないし、また、本願発明のうち、どの構成によって回路の複雑化、大型化を解決したのか不明である。引用発明１において、ロウイネイブル信号は、両方のデコーダ回路から出力が生じた場合にのみ出力を生成しているわけではなく、デコーダ回路の出力が安定してからバッファ回路の出力を出すためのものである。
(3) 取消事由３について
<１> 両デコーダの出力確定を待つ間に非選択時と同様にバッファ回路の出力端を第２の電圧供給端子に接続しておくとの点は、本願の特許請求の範囲に記載がない。
<２> 「両デコーダの出力確定を待つ間に非選択と同様にバッファ回路の出力端を第２の電圧供給端子に接続しておく構成」が本願の特許請求の範囲に実質的に記載されているとしても、審決の相違点についての判断に誤りはない。
すなわち、原告は、本願発明の目的は高速のアドレス選択動作を達成することにあり、引用発明１は、小形化が課題である等と主張するが、「バッファ回路に入力されるタイミングとアドレス選択のタイミング」の点は、本願発明の実施例に対応するものであって、この実施例のみに限定されない本願の特許請求の範囲の構成に対応するものではない。
また、本願発明と引用発明１は、デコーダ回路を２つに分ける構造とすることにより、全体として素子数の低減を図り、結果として小形化のほか、高速化を実現するという点において、目的や解決課題を同じくするものである。
原告は、引用発明１に引用発明２を組み合わせても、本願発明の技術的課題を解決することはできない旨主張する。しかしながら、２つのデコーダ回路を有する点は、引用発明１に記載されている。また、引用発明２には、アドレス選択回路において、従来、デコーダ出力信号が、アドレス非選択状態でフローティング状態になっていた問題点にかんがみ、アドレス選択状態では、バッファ用トランジスタＱ６（バッファ回路に相当）の出力端と高レベルのドライブタイミングφ２供給端子（第１の電圧供給端子に相当）とを接続し、アドレス非選択状態及び前記選択動作が最終的に制御されるまでの間はこのバッファ用トランジスタＱ６（バッファ回路に相当）の出力端と接地点（第２の電圧供給端子）とを接続することが、その第３図等に実質的に記載されている。そして、引用発明１と引用発明２は、共にアドレス選択回路という点で共通の回路を対象にしている点を考慮すると、引用発明２の上記技術思想を引用発明１に適用して本願発明のように「アドレスの選択状態及び非選択状態に関連してバッファ回路の出力端と第１、第２の電圧供給端子とを選択的に接続する」ように構成することは、当業者にとって格別困難なことではない。
(4) 取消事由４について
<１> 原告主張のアドレス選択が速くなるとの効果の点は、本願の特許請求の範囲の記載に基づかない主張である。
仮に、本願の特許請求の範囲の「選択動作」が「バッファ回路自体が行う選択動作」であるとしても、原告主張の上記効果は、引用例１及び周知事項から当然予測可能な効果である。
<２> たとえ一時的にでも複数の行線が選択されてしまうことを避けることができるという効果は、本願の特許請求の範囲の記載に基づかない主張である。
仮に、「選択動作が最終的に制御されるまでの間はこのバッファ回路の出力端と第２の電圧供給端子とを接続する」点が本願発明の構成要件であるとしても、その点は引用例２に開示されており、たとえ一時的にでも複数の行線が選択されてしまうことを避けることができるという効果は引用例２から当然予測可能な効果である。
第４ 証拠
証拠関係は、本件記録中の書証目録記載のとおりであって書証の成立はいずれも当事者間に争いがない。
理由
１ 請求の原因１（特許庁における手続の経緯）、同２（本願発明の要旨）及び同３（審決の理由の要点）については、当事者間に争いがない。
そして、審決の理由の要点(2)（引用例の記載事項の認定）、同(3)（一致点、相違点の認定）のうち、引用例１のバッファ回路の構成は、本願発明の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化の遅い方の出力信号である」構成に該当すること、及び、本願発明と引用例１とは、選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化が遅い方の出力信号である点で一致することを除く事実は、当事者間に争いがない。
２ そこで、原告主張の取消事由の当否について検討する。
(1) 取消事由１（一致点の認定の誤り）について
<１>(a) 本願の特許請求の範囲にいう「選択動作」の意義につき、原告は「バッファ回路自体が行う選択動作」と解釈すべきであると主張し、被告は「バッファ回路を選択する動作」と解釈すべきであると主張する。
本願の特許請求の範囲の記載を検討しても、上記「選択動作」の意義を一義的に明確に理解することができないと認められるから、その意義を理解するために、発明の詳細な説明の記載を参酌することとする。
甲第２号証によれば、本願明細書の発明の詳細な説明には、「（発明が解決しようとする問題点）・・・第１図に示した従来のアドレス選択回路では、第１のデコーダ回路と第２のデコーダ回路の動作を考慮して、ROW ENABLE信号及びROW TRAP信号を発生させる必要があるため、その信号発生回路が複雑化、大形化してしまうという問題が生じる。また、ROW ENABLE信号及びROW TRAP信号は、最終的にアドレス選択回路及びバッファ回路の動作を生じさせるためのものであるため、第１のデコーダ回路及び第２のデコーダ回路の出力が変更した後・・・バッファ回路へ入力する必要がある。このため、アドレス信号が変更してからバッファ回路が実際に動作するまでの時間は非常に長くなってしまう問題が生じる。」（３欄８行ないし２５行）、「この発明のアドレス選択回路では、第１及び第２のデコーダ回路のうちどちらか遅い方の出力によってバッファ回路の選択動作が開始し、アドレス選択状態か非選択状態かに応じて、バッファ回路の出力の出力端が第１あるいは第２の電圧供給端子と接続される。」（３欄４１行ないし４欄２行）、「本発明によれば、デコーダの回路数及び素子数が低減できる」（同号証８欄４行、５行）、「本発明によれば、アドレス信号が変化すればその変化が直接バッファ回路へ伝達されるので、最後のアドレス入力が確定すれば極めて短時間でバッファ回路の出力が決まるので、高速のアドレス選択動作が達成出来る。」（８欄８行ないし１２行）と記載されていることが認められる。
これらの記載によれば、本願発明の特徴の１つが、バッファ回路からアドレス選択信号を出力するに際し、ロウイネイブル信号等を必要としない点にあることが認められる。そうすると、本願発明の選択動作を最終的に制御する信号は「第１のデコーダ回路と第２のデコーダ回路のうち出力の変化が遅い方の出力信号」であると解すべきである。
(b) 被告は、本願明細書の発明の詳細な説明においても、「バッファ回路を選択する」等の記載はあるが、「バッファ回路が選択する」との記載はない旨主張するが、上記のように、本願発明の目的効果を考慮し明細書全体の記載を見れば、「選択動作を最終的に制御する信号」が「バッファ回路の出力を最終的に決定している」と解釈する方が自然な解釈であり、この点の被告の主張は採用できない。
さらに、被告は、バッファ回路は本来「互いに動作レベルの異なる回路間のインターフェイスを正しく行うために中間におかれる回路」であって、回路動作そのものを選択する機能は有していない旨主張するが、上記のように、本願明細書の発明の詳細な説明及び図面の記載を参酌すれば、本願の特許請求の範囲にいう「選択動作」とは、「バッファ回路自体が行う選択動作」と解さざるを得ず、この点の被告の主張は採用できない。
<２> これに対し、引用発明１のバッファ回路は、第１のデコーダ回路と第２のデコーダ回路の出力信号が共に入力された後にバッファ回路が動作する構成であるものの、バッファ回路に各デコーダ回路の出力が共に入力された後、ロウイネイブル信号が入力され、この最後に入力されたロウイネイブル信号によりバッファ回路の出力が決定するものであることは、当事者間に争いがない。
<３> そうすると、引用発明１のバッファ回路の構成は、本願発明のバッファ回路の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうちの出力の変化の遅い方の出力信号である」構成に対応するとした審決の認定は、誤りであるといわなければならない。
(2) 取消事由２（予備的判断の誤り）ついて
<１> 甲第７号証（「電子材料」１８巻９号６頁、７頁）によれば、その図５には、Ｘデコーダ及びバッファ回路であって、デコーダの出力はそのままバッファ回路に入力され、バッファ回路はデコーダ出力のみでアドレス選択信号を出力するアドレス選択回路が記載され、その技術は周知であると認められる。
そして、上記のように、アドレス選択回路においてデコーダ回路が１個のものにおいて制御手段を用いることなくデコーダ回路の出力によってバッファ回路の出力が制御される回路構成が周知である以上、引用発明１の２個のデコーダ回路を使用するアドレス選択回路においてバッファ回路に入力する２個のデコーダ回路の出力信号のみによってアドレス選択信号を生成しようとすることは、当業者にとって自然な発想というべきであるから、このように構成することは、当業者が容易に行うことができたことと認められる。
<２> 原告は、甲第７号証記載の周知事項を引用発明１のような２個のデコーダ回路を使用する装置に適用して制御信号を用いることなくデコーダ回路の出力で制御される装置を得るためには、両方のデコーダ回路から出力が生じた場合にのみ甲第７号証記載の構成のバッファ回路に対して出力を生成する手段（例えば、論理回路）を設けなければならず、本願発明とは相違する構成となる旨主張する。
しかしながら、引用発明１においても、前記説示（引用例の記載事項の認定）のとおり、２個のデコーダ回路の出力をそのままバッファ回路に入力していると認められる。そうすると、引用発明１に甲第７号証に記載された周知技術を適用するに際しても、バッファ回路の前段に原告主張のようなバッファ回路に対して出力を生成する手段（例えば、論理回路）を介在させる必然性はなく、引用発明１と周知技術の組合せにおいても２個のデコーダ回路からの出力を直接バッファ回路に入力する構成とすることは当業者にとっては当然に採用可能な技術手段と認められる。よって、この点の原告の主張は採用できない。
さらに、原告は、甲第７号証には１個のデコーダ回路と組合わせて使用されるバッファ回路が記載されているだけで、このバッファ回路が２個のデコーダ回路を使用する場合に適用できるか否かについては何らの記載もなく、また２個のデコーダ回路の使用についても何ら示唆するところがないと主張する。
しかしながら、バッファ回路に入力された２個の行デコーダ回路の出力に対してバッファ回路から出力を得る回路構成を考える際、他の制御信号を用いることなく２入力が生じた場合にのみ出力するようなことは、当業者ならばごく普通の発想と認められる。甲第２号証によれば、本願発明の実施例においても、「電源ＶＣと出力端３６との間には１型トランジスタ３７、Ｄ型トランジスタ３８を直列接続し、」（４欄２７行ないし２９行）と記載されていることが認められ（第２図－別紙参照）、この記載によれば、バッファ回路において２個のデコーダ回路の出力は直列に接続された２個のスイッチをそれぞれオンしていることが認められるが、この構成は、２個の出力のＡＮＤをとる構成として当然の回路構成であって、１個のデコーダを２個のデコーダに代えて２入力から１出力を得ようとするときにまず最初に発想する構成にすぎない。よって、この点の原告の主張は採用できない。
<３> したがって、原告主張の取消事由２は理由がない。
(3) 取消事由３（相違点についての判断の誤り）について
<１> 引用例２に「アドレス選択状態ではバッファ回路の出力端と第１の電圧供給端子（電源電圧端子）を接続し、デコーダ回路の出力が確定しない間、即ち、アドレス非選択状態及び前記選択動作が最終的に制御されるまでの間はこのバッファ回路の出力端と第２の電圧供給端子（接地端子）とを接続すること」が記載されていることは、前記のとおり当事者間に争いがない。さらに、甲第６号証によれば、引用例２の第１図（１１頁）には、従来の半導体メモリの選択回路が記載され、この回路では「（デコーダ論理回路１０の出力）Ｄ１が高レベルか低レベルかが決定したタイミングｔ５からドライブタイミングφ２、φ２が動き始める。ドライブタイミングφ２、φ２がそれぞれ高レベル、低レベルになると、アドレス線ＡＬ１は低レベルか高レベルかが決定される。」（８頁左上欄７行ないＬ１１行）、「非選択アドレス線は、タイミングφ２が低レベル、φ２が高レベルの間は、は（トランジスタ）Ｑ７によって直流的に低レベルに保持きれている」（８頁左上欄１８行ないし右上欄１行）と記載され、また、第３図（１２頁）には、従来の選択回路に三つのトランジスタＱ８ないしＱ１０を付加した選択回路が記載され、この回路では「φ１、φ２、φ２、Ａｉ、Ｄ１のタイミング動作は、従来の第２図と同様である。・・・非選択のデコーダ論理回路の出力Ｄ１がｔ５で低レベルとなると、その反転信号Ｄ２は、高レベルに上り、トランジスタＱ１０がオンし、アドレス線ＡＬ１がＱ１０を通して接地されて直流的に低レベルに保持される。・・・したがって、タイミングφ２が高レベルに上り、φ２が低レベルに下った後においても、非選択アドレス線ＡＬ１は直流的に低レベルに保持され、他のレベル変化に対して低レベルを守ることができる効果がある。」（８頁右下欄１２行ないし９頁左上欄４行）、「第３図の回路は、非選択アドレス線を外部ノイズより守るばかりでなく、タイミングのバラツキによって発生する誤動作より守ることができるという大きな効果がある。」（９頁左上欄１５行ないし１８行）と記載されていることが認められる。
以上によれば、引用発明２の回路は、「アドレス非選択状態及び前記選択動作が最終的に制御されるまでの間はこのバッファ回路の出力端と第２の電圧供給端子（接地端子）とを接続」し、デコーダ回路が選択されると、出力は高レベル＝電源電圧となって、「アドレス選択状態ではバッファ回路の出力端と第１の電圧供給端子（電源電圧端子）を接続」する構成により、アドレス選択動作が最終的に動作するまでバッファ回路の出力端が接地されているので、誤動作を防止できるという効果を奏することが認められる。
そして、回路の誤動作防止はごく一般的な課題であって、アドレス選択回路において有効な誤動作防止手段があれば、それを他のアドレス選択回路にも適用することは、当業者が適宜行うことができたと認められるから、引用発明１に引用発明２を適用することは当業者にとって容易であると認められる。
<２> 原告は、本願発明の目的は、高速のアドレス選択動作を達成することにあるのに対し、引用発明１は小形化が解決課題であるため、本願発明と引用発明１はその解決課題を全く異にし、さらに、２つのデコーダ回路からバッファ回路に入力される信号のタイミングが本願発明とは異なる引用発明１に、単一のデコーダ回路から構成されている引用発明２を組み合わせたとしても、本願発明の技術的課題を解決することはできない旨主張する。
しかしながら、前記(2)で述べたように、本願発明の「選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうちの出力の変化の遅い方の出力信号である」との構成は、引用発明１と周知技術の組合せにより当業者が容易に想到し得る構成と認められるから、高速のアドレス選択という本願発明の課題は、引用発明１と周知技術を組合せることによって、当然に解決される課題にすぎないと認められる。また、アドレス選択動作が最終的に動作するまでバッファ回路の出力端を接地して誤動作防止を図るという技術手段は、バッファ回路の「出力」に関係するものであって、バッファ回路に入力するデコーダ回路からの信号のタイミングとは関係なく誤動作防止のために採用し得るものと認められる。よって、この点の原告の主張は採用できない。
<３> したがって、原告主張の取消事由３は理由がない。
(4) 取消事由４（効果についての判断の誤り）について
<１> 原告は、本願発明は、第１のデコーダ回路と第２のデコーダ回路のうち出力の遅い方の出力信号によりバッファ回路の出力を決定するため、アドレス選択が速くなるという格別の効果がある旨主張するが、この効果は、第１及び第２のデコーダ回路からの出力信号の遅いほうでバッファ回路の出力を決定するとの構成を採用することにより、当然予測可能な効果にすぎないと認められる。
<２> また、原告は、本願発明は、両デコーダの出力確定を待つ間に非選択時と同様にバッファ回路の出力端を第２の電圧供給端子に接続しておくので、たとえ一時的にでも複数の行線が選択されてしまうことを避けることができるという格別の効果がある旨主張するが、この効果は、本願発明の構成を採用することにより、当然予測可能な効果にすぎないと認められる。
<３> したがって、原告主張の取消事由４は理由がない。
(5) 結論
以上によれば、審決には、本願発明と引用発明１とは、選択動作を最終的に制御する信号は前記第１のデコーダ回路と前記第２のデコーダ回路のうち出力の変化が遅い方の出力信号である点で一致すると認定した点に誤りがあるが（取消事由１）、その点は、審決が予備的に判断したとおり、容易に推考できる点であると認められ（取消事由２）、相違点についての判断（取消事由３）及び効果についての判断（取消事由４）にも誤りはないから、結局、審決には違法がないと認められる。
３ よって、原告の本訴請求は理由がないから棄却することと、し訴訟費用の負担について行政事件訴訟法７条、民事訴訟法８９条を適用して、主文のとおり判決する。
（裁判長裁判官 伊藤博 裁判官 濵崎浩一 裁判官 市川正巳）
第３図
<省略>